

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ХАРКІВСЬКА НАЦІОНАЛЬНА АКАДЕМІЯ МІСЬКОГО ГОСПОДАРСТВА

МЕТОДИЧНІ ВКАЗІВКИ

до виконання контрольної роботи з курсу

“ЗАСТОСУВАННЯ ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ
В ЕЛЕКТРОЕНЕРГЕТИЦІ”

*(для студентів 4 курсу заочної форми навчання спеціальності
6.090600 - “Електротехнічні системи електроспоживання”)*

Харків – ХНАМГ – 2009

Методичні вказівки до виконання контрольної роботи з курсу “Застосування обчислювальної техніки в електроенергетиці” (для студентів 4 курсу заочної форми навчання спеціальності 6.090600 “Електротехнічні системи електроспоживання”) / Укл.: Колбасін О.І., Натарова І.Г., Михайлов В.П., Хитров А.В. – Харків: ХНАМГ, 2009. – 51с.

Укладачі: О.І. Колбасін,
І.Г. Натарова,
В.П. Михайлов
А.В. Хитров

Рецензенти: І.Г. Абраменко,
Д.В. Бородін

Рекомендовані кафедрою електропостачання міст,
протокол №1 від 30.08.08р.

1. ЗАГАЛЬНІ ВКАЗІВКИ

У цих методичних вказівках наведені основні відомості з методів обробки інформації за допомогою цифрових схем, загальні відомості з функціональних пристроїв цифрової схемотехніки, відомості з використання сучасних програмних засобів при вирішенні інженерних завдань в електроенергетиці, а також довідкові матеріали, необхідні для виконання контрольної роботи.

Виконана контрольна робота повинна містити пояснювальну записку. На титульному аркуші контрольної роботи необхідно вказати назву навчального закладу та факультету, прізвище, ініціали, групу та шифр - номер залікової книжки студента.

Варіант контрольної роботи визначають за двома останніми цифрами шифру як залишок від ділення числа, визначеного цими цифрами, на кількість варіантів. До результату ділення треба додати одиницю.

Контрольна робота має три частини.

Перша частина містить запитання з обробки числової інформації в цифрових пристроях.

Друга частина роботи спрямована на аналіз та синтез функціональних пристроїв цифрової схемотехніки.

Третя частина включає розрахунок задач з електроенергетики за допомогою програмного продукту Microsoft EXCEL.

2. ЗАВДАННЯ ДЛЯ ВИКОНАННЯ КОНТРОЛЬНОЇ РОБОТИ

2.1. В першій частині контрольної роботи виконуються дії з подання чисел та виконання арифметичних операцій у різних системах числення. Варіанти завдань для першої частини контрольної роботи наведені у табл.1.

Таблиця 1 – Варіанти завдань для першої частини роботи

№ варіанта	Зміст роботи
1	2
1	1. Переведіть у десятковий код наступні двійкові числа: а) 0011 0010; б) 0001 10011; в) 0110 0010 2. Провести наступні дії з восьмеричними числами: а) 777 - 632; б) 123 - 543
2	1. Переведіть у 16-чний код наступні двійкові числа: а) 1101; б) 1110; в) 1010 2. Провести наступні дії з двійковими числами: а) 1010 - 1111; б) 1000 – 1010
3	1. Переведіть у восьмеричний код наступні десяткові числа: а) 391; б) 526; в) 132 2. Виконати наступні дії з двійковими числами: а) 1010 + 0110; б) 101010 + 011101
4	1. Переведіть у двійковий код наступні десяткові числа: а) 39; б) 56; в) 132 2. Скласти наступні шістнадцятиричні числа: а) 7A1 + BC; б) FF + 1B5; в) 34C + DE1
5	1. Переведіть у шістнадцятиричний код наступні десяткові числа: а) 1391; б) 506; в) 164 2. Скласти наступні восьмеричні числа: а) 777 + 632; б) 123 + 543; в) 376 + 563
6	1. Переведіть у шістнадцятиричний код наступні десяткові числа: а) 1391; б) 506; в) 164 2. Провести наступні дії з двійковими числами: а) 1010 + 1111 – 1001
7	1. Переведіть у двійковий код наступні шістнадцятиричні числа: а) A91; б) 50B; в) 1C4 2. Провести наступні дії з двійковими числами: 10 x 101 – 10.
8	1. Переведіть у восьмеричний код наступні шістнадцятиричні числа: а) 7A1; б) 1B5; в) 34C 2. Провести наступні дії з двійковими числами: 10 x 11 – 10

1	2
9	1. Переведіть у двійковий код десяткове число 1000 2. Провести наступні дії з двійковими числами: 10101 – 101
10	1. Переведіть у восьмеричний код десяткове число 1010 2. Провести наступні дії з шістнадцятиричними числами: AAA – FFF
11	1. Переведіть у восьмеричний код десяткове число 1011 2. Провести наступні дії з восьмиричними числами: 6161 - 7747
12	1. Переведіть у шістнадцятиричний код десяткове число 1011 2. Провести наступні дії з двійковими числами: 11011 / 101
13	1. Переведіть у шістнадцятиричний код десяткове число 2047 2. Провести наступні дії з шістнадцятиричними числами: 1A9 – F0F
14	1. Знайдіть зворотний та додатковий коди двійкових чисел: а) 0101110; б) 1110111 2. Провести наступні дії з шістнадцятиричними числами: AAA + FFF
15	1. Переведіть у шістнадцятиричний код восьмеричне число 56711. 2. Провести наступні дії з восьмеричними числами: 7777-1747
16	1. Переведіть у бінарний код шістнадцятиричне число F0FAC 2. Провести наступні дії з двійковими числами: 11101 x 11 / 10
17	1. Знайдіть зворотний та додатковий коди двійкових чисел: а) 0101010; б) 1010101 2. Провести наступні дії з двійковими числами: 1111 x 101 - 11
18	1. Переведіть у восьмеричний код шістнадцятиричне число 12FD 2. Провести наступні дії з восьмеричними числами: 6661 + 2347
19	1. Переведіть у шістнадцятиричний код восьмеричне число 25600 2. Провести наступні дії з двійковими числами: 101101 x 111 - 10

1	2
20	1. Знайдіть зворотний та додатковий коди двійкових чисел: а) 010100; б) 110011 2. Провести наступні дії з восьмеричними числами: $6661 - 2347$
21	1. Переведіть у двійковий код десяткове число 1500 2. Провести наступні дії з двійковими числами: $11111 + 11 - 11011$
22	1. Переведіть у восьмеричний код двійкове число 101001101 2. Провести наступні дії з восьмеричними числами: $671 / 77 + 11$
23	1. Переведіть у шістнадцятиричний код восьмеричне число 12345 2. Провести наступні дії з двійковими числами: $01010 \times 101 + 10$
24	1. Переведіть у восьмеричний код шістнадцятиричне число 9FA2 2. Провести наступні дії з восьмеричними числами: $2057 / 77$
25	1. Знайдіть зворотний та додатковий коди двійкових чисел: а) 010111110; б) 11010111 2. Провести наступні дії з двійковими числами: $10101 / 101$
26	1. Переведіть у двійковий код десяткове число 409 2. Провести наступні дії з восьмеричними числами: 121×77
27	1. Переведіть у двійковий код шістнадцятиричне число 9EFA2 2. Провести наступні дії з шістнадцятиричними числами: FEFE-AFAA
28	1. Переведіть у десятковий код двійкове число 1010101 2. Провести наступні дії з двійковими числами: 111×111
29	1. Переведіть у восьмеричний код шістнадцятиричне число FFAC 2. Провести наступні дії з восьмеричними числами: 661×7
30	1. Знайдіть зворотний та додатковий коди двійкових чисел: а) 1010110; б) 1010101 2. Провести наступні дії з двійковими числами: 10101×101

2.2. У другій частині контрольної роботи виконують аналіз та синтез функціональних пристроїв цифрової схемотехніки. Варіанти завдань для другої частини контрольної роботи наведені в табл.2.

Таблиця 2 – Варіанти завдань для другої частини роботи

№ варіанта	Зміст роботи
1	2
1	Провести синтез двійково-десятькового лічильника та навести діаграму його роботи
2	Провести синтез дешифратора двійково-десятькового коду
3	Провести синтез шифратора десятикового коду у двійковий та навести діаграму його роботи.
4	Провести синтез шифратора десятикового коду у 16-ричний та навести діаграму його роботи
5	Провести синтез лічильника з коефіцієнтом перераховування $K=7$ та навести діаграму його роботи
6	Провести синтез від'ємного двійкового лічильника та навести діаграму його роботи
7	Скласти таблицю істинності повного восьмивходового шифратора та побудувати його функціональну схему на елементах АБО
8	Скласти таблицю істинності повного трьохвходового дешифратора та побудувати його функціональну схему на елементах І
9	Скласти функціональну схему перетворювача кодів для семисегментного індикатора
10	Скласти функціональну схему мультиплексора з чотирма інформаційними входами
11	Скласти функціональну схему 4-тактного розподільника імпульсів
12	Скласти функціональну схему 4-розрядного ОЗП (RAM)
13	Скласти функціональну схему 4-розрядного двійкового суматора
14	Скласти функціональну схему одновібратора та розрахувати тривалість імпульсів, якщо $R=1$ кОм, $C=0,1$ мкФ

1	2																																				
15	Скласти функціональну схему подільника частоти на 8																																				
16	Скласти функціональну схему компаратора чотирьохрозрядних двійкових кодів																																				
17	Скласти схему лічильника з коефіцієнтом перерахунку $K=6$																																				
18	Проаналізувати роботу двотактного RS-тригера на елементах І-НІ																																				
19	Скласти функціональну схему кільцевого п'ятирозрядного лічильника																																				
20	Навести таблицю істинності булевої функції $Y = D \text{ не} C \text{ В не} A$																																				
21	Описати принцип дії АЦП та різновиди АЦП																																				
22	Проаналізувати роботу повного суматора																																				
23	Провести аналіз роботи реверсивного регістра зсуву																																				
24	Описати послідовні інтерфейси																																				
25	Навести таблицю істинності булевої функції $Y = D \text{ не} C \text{ не} B \ A \vee D \ C \text{ не} B \ A$																																				
26	Скласти схему, що реалізує функцію, що задана таблицею <table border="1" data-bbox="359 1227 641 1727"> <thead> <tr> <th>a</th> <th>b</th> <th>c</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	a	b	c	Y	0	0	0	1	0	0	1	1	0	1	0	1	0	1	1	1	1	0	0	1	1	0	1	0	1	1	0	1	1	1	1	0
a	b	c	Y																																		
0	0	0	1																																		
0	0	1	1																																		
0	1	0	1																																		
0	1	1	1																																		
1	0	0	1																																		
1	0	1	0																																		
1	1	0	1																																		
1	1	1	0																																		
27	Описати паралельні інтерфейси																																				
28	Подання символічної та числової інформації в комп'ютерах																																				
29	Описати принцип дії ЦАП та різновиди ЦАП																																				
30	Навести таблицю істинності булевої функції $Y = D \text{ не} C \text{ В} \ A \vee D \text{ не} C \text{ не} B \ A$																																				

2.3. В таблицях 3.1 - 3.3 наведені вихідні дані для розрахунку компенсаційних пристроїв в мережі електропостачання програмними засобами Microsoft EXCEL.

3. МЕТОДИЧНІ ВКАЗІВКИ

3.1. Обробка інформації в цифрових пристроях

Завдання з обробки інформації в цифрових пристроях виконують, спираючись на наступне.

У сучасних цифрових системах подання дискретних значень сигналу числом, називають *кодуванням*.

Кодування найчастіше виконують числами двійкової системи числення.

Системи числення - це код, у якому використані спеціальні символи для позначення кількості яких-небудь об'єктів. Кількість символів у системі числення називають її основою. Наприклад, система числення з основою 10 має десять символів від 0 до 9. Система числення з основою «два» містить усього два символи. Цю систему називають двійковою системою числення. У шістнадцятеричній системі використовується 16 символів і т.д.

Чим менше основа системи числення, тим більше розрядів потрібно для подання тієї ж самої кількості об'єктів. Кількісне значення символу визначають номером його розряду, тобто місцем розташування цього символу у числовому ряді.

Десяткова система числення. Основа цієї системи числення $P=10$, тому що для запису цифр розрядів використовують десять символів. Як приклад, візьмемо десяткове число 523,0. Тут цифра 5 позначає число 500, тому що воно займає 3-й розряд ліворуч від десяткової коми (або крапки при використанні англійської системи запису чисел).

$523,0 = 5 \times 10^2 + 2 \times 10^1 + 3 \times 10^0 + 0 \times 10^{-1}$ - звідси випливає, що кожен розряд має свою "вагу".

Таблиця 3.1 – Вихідні дані для варіантів від 1 до 10

Показник		1	2	3	4	5	6	7	8	9	10
Найбільше зимове навантаження, $MВт$ / Коефіцієнт потужності	ПС1	18,5 /0,89	14,5 /0,83	21,2 /0,88	48,5 /0,83	33,1 /0,88	53,1 /0,84	23,1 /0,87	27,5 /0,82	53,8 /0,81	75,8 /0,89
	ПС2	33,1 /0,87	43,1 /0,84	27,5 /0,85	27,1 /0,87	23,3 /0,86	63,3 /0,86	53,3 /0,90	66,7 /0,89	61,1 /0,89	11,1 /0,9
	ПС3	42,9 /0,82	52,9 /0,87	32,8 /0,83	62,9 /0,85	20,9 /0,84	42,9 /0,81	62,9 /0,86	48,2 /0,81	76,4 /0,81	11 /0,82
	ПС4	9,9 /0,87	19,4 /0,89	9,8 /0,95	91 /0,84	21 /0,85	33 /0,82	73 /0,84	42,9 /0,85	58,7 /0,81	35,1 /0,86
	ПС5	24,8 /0,81	34,8 /0,83	14,5 /0,81	14,8 /0,87	34,8 /0,87	24,8 /0,83	14,8 /0,87	80,2 /0,82	35,7 /0,87	21,7 /0,8
	ПС6	26,2 /0,81	50,6 /0,84	29,1 /0,84	36 /0,84	43 /0,83	73 /0,88	33,6 /0,82	23,6 /0,89	13,9 /0,8	21,4 /0,88
Мінімальний коефіцієнт потужності системи $\cos \varphi_c$		0,93	0,92	0,95	0,91	0,90	0,92	0,90	0,96	0,91	0,96
Коефіцієнт різночасності максимумів активних навантажень K_{pv}^P		0,95	0,92	0,92	0,96	0,90	0,91	0,89	0,88	0,85	0,84
Коефіцієнт різночасності максимумів реактивних навантажень K_{pv}^Q		0,94	0,94	0,91	0,94	0,91	0,93	0,87	0,89	0,87	0,9

Таблиця 3.2 – Вихідні дані для варіантів від 11 до 20

Показник		11	12	13	14	15	16	17	18	19	20
Найбільше зимове навантаження, $MВт$ / Коефіцієнт потужності	ПС1	65,6 /0,85	64,8 /0,81	49,9 /0,8	66 /0,87	20,5 /0,82	35,3 /0,8	55,6 /0,84	84,7 /0,8	47 /0,87	39,4 /0,83
	ПС2	32,5 /0,82	13,2 /0,86	60,7 /0,85	59,9 /0,81	40,9 /0,82	80,7 /0,8	79,4 /0,86	47,9 /0,88	49,9 /0,9	39,6 /0,88
	ПС3	50 /0,8	59,3 /0,81	24,8 /0,8	77,7 /0,82	75,8 /0,84	70,4 /0,86	65,9 /0,86	76,5 /0,89	58,2 /0,89	27,4 /0,84
	ПС4	59,8 /0,82	24,2 /0,86	75,1 /0,82	77,5 /0,82	18,1 /0,81	83 /0,85	30,9 /0,82	25,3 /0,9	80,9 /0,83	12 /0,86
	ПС5	84,5 /0,9	43 /0,8	37,5 /0,85	21,2 /0,81	18,9 /0,85	49,8 /0,81	79,2 /0,87	44 /0,8	73,1 /0,85	22,9 /0,81
	ПС6	54,7 /0,88	64 /0,8	18 /0,86	78,7 /0,86	44,6 /0,86	24,7 /0,8	72,3 /0,82	66,8 /0,8	27 /0,85	62 /0,85
Мінімальний коефіцієнт потужності системи $\cos \varphi_c$		0,9	0,93	0,93	0,9	0,9	0,91	0,96	0,92	0,93	0,92
Коефіцієнт різночасності максимумів активних навантажень K_{pv}^P		0,84	0,83	0,87	0,85	0,89	0,91	0,89	0,8	0,88	0,8
Коефіцієнт різночасності максимумів реактивних навантажень K_{pv}^Q		0,91	0,84	0,83	0,87	0,84	0,87	0,82	0,84	0,88	0,92

Таблиця 3.3 – Вихідні дані для варіантів від 21 до 30

Показник		21	22	23	24	25	26	27	28	29	30
Найбільше зимове навантаження, $MВт$ / Коефіцієнт потужності	ПС1	21,8 /0,83	54,9 /0,82	62,8 /0,89	41,3 /0,89	27 /0,89	71,6 /0,82	53,4 /0,81	19,7 /0,82	21,9 /0,8	34,2 /0,81
	ПС2	72,2 /0,9	80,8 /0,87	16,8 /0,86	55,6 /0,8	33,3 /0,87	14,8 /0,83	50 /0,86	16,6 /0,86	42,3 /0,84	53,2 /0,84
	ПС3	69,5 /0,9	74,2 /0,9	53,6 /0,87	61,7 /0,86	53,3 /0,87	12,5 /0,9	77,6 /0,84	49,4 /0,84	64 /0,83	77,3 /0,82
	ПС4	75,6 /0,87	48,7 /0,87	32,9 /0,82	57,2 /0,85	12,4 /0,84	55,1 /0,85	32,4 /0,82	66,9 /0,8	71,6 /0,87	23,2 /0,85
	ПС5	60,3 /0,81	80,5 /0,89	79,5 /0,86	51,1 /0,85	30,2 /0,89	54,7 /0,89	62,3 /0,83	71,4 /0,83	20,1 /0,82	30,5 /0,8
	ПС6	49 /0,83	14,9 /0,87	39,8 /0,85	46,5 /0,86	22,6 /0,88	32 /0,85	46,5 /0,82	51,4 /0,85	13 /0,9	71,6 /0,84
Мінімальний коефіцієнт потужності системи $\cos \varphi_c$		0,94	0,94	0,95	0,96	0,93	0,94	0,92	0,9	0,91	0,9
Коефіцієнт різночасності максимумів активних навантажень K_{pv}^P		0,8	0,83	0,8	0,8	0,8	0,88	0,81	0,85	0,86	0,82
Коефіцієнт різночасності максимумів реактивних навантажень K_{pv}^Q		0,8	0,87	0,8	0,83	0,84	0,86	0,89	0,88	0,91	0,82

Залежно від номера розряду (тобто від номера позиції символу) розряди мають наступні вагові коефіцієнти

1-й розряд (зліва від коми) - 10^0 ;

2-й розряд – 10^1 ;

Таким чином, ваговий коефіцієнт розряду в загальному випадку визначають як P_{n-1} , де n -порядковий номер розряду після коми (для цілих чисел, звичайно, кому не вказують, але мають на увазі). Розряди праворуч після коми мають наступні ваги: P_{-1} , P_{-2} , і т.д.

Шістнадцятирична система числення. Основа цієї системи $P = 16$ і для запису цифр розрядів використовують 16 символів: 0, 1, 2, . . . 9, A, B, C, D, E, F. Вагові коефіцієнти визначають як P_{n-1} та мають значення 1, 16, 256, 4096 і т.д.

Вісімкова система числення. Основа цієї системи $P = 8$ і для запису цифр розрядів використовують 8 символів: 0, 1, 2, . . . 7. Вагові коефіцієнти визначають як P_{n-1} та мають значення 1, 8, 64, 512 і т.д.

Двійкова система числення. Поняття вагових коефіцієнтів зберігають і для чисел двійкової системи числення (основа $P = 2$). Розглянемо приклад, де число представлене у двійковій системі числення та має вигляд 1101101_2 (індекс "2" наприкінці числа показує, що число представлене у двійковій системі числення). Десятковий еквівалент цього числа, тобто значення числа у звичній для нас системі числення визначимо, використовуючи вагові коефіцієнти розрядів символів

$$\begin{aligned} 1101101_2 &= 1 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = \\ &= 1 \cdot 64 + 1 \cdot 32 + 0 \cdot 16 + 1 \cdot 8 + 1 \cdot 4 + 0 \cdot 2 + 1 \cdot 1 = 109_{10}. \end{aligned}$$

Таким чином, десятковий еквівалент двійкового числа визначають як суму вагових коефіцієнтів розрядів, що мають одиничний співмножник.

У цифровій техніці часто використовують й *двійково-десяткову* систему числення. При цьому кожен розряд десятичного числа представляється чотирма розрядами двійкового числа. Очевидно, що при цьому використовують не всі значення чотирьохрозрядного двійкового числа, тому що воно може реалізувати числа від 0 до 15, а у двійково-десятковій системі використовують значення лише від 0 до 9.

Слід зауважити, що двійково-десятковий запис числа відмінний від двійкового: наприклад, для числа 512 маємо:

$$512_{10} = 0101\ 0001\ 0010_{2-10} = 0010\ 0000\ 0000_2.$$

Приклад перекладу десятичного числа 37 в двійкове:

$$\begin{array}{r}
 37 \quad \underline{:2} \\
 \underline{-36} \quad 18 \quad \underline{:2} \\
 1 \quad \underline{-18} \quad 9 \quad \underline{:2} \\
 \quad \quad 0 \quad \underline{-8} \quad 4 \quad \underline{:2} \\
 \quad \quad \quad 1 \quad \underline{-4} \quad 2 \quad \underline{:2} \\
 \quad \quad \quad \quad 0 \quad \underline{-2} \quad 1 \quad \underline{:2} \\
 \quad \quad \quad \quad \quad 0 \quad \underline{-0} \quad 0 \\
 \quad \quad \quad \quad \quad \quad \underline{1}
 \end{array}$$

Записавши залишки від ділення знизу нагору, одержуємо двійкове число: 100101_2 .

Для перекладу двійкового числа в шістнадцяткове або вісімкове треба поділити його на тетради або відповідно тріади, а потім кожну з них перевести у десятикову систему. Для шістнадцяткової системи запису числа від 10 до 15 треба записати відповідними латинськими буквами: А, В, С, D, Е, F.

Арифметичні основи цифрових пристроїв. При виконанні різних операцій у сучасних цифрових пристроях і системах числа, звичайно,

подають у двійковій системі числення. Це пов'язане з тим, що для подання змісту символів цифр двійкової системи числення можна використати прості електронні схеми із двома рівнями електричного стану. Прийнято, що символ "1" подають деяким стандартним рівнем напруги або струму, а "0" - нульовим або близьким до нуля рівнем напруги або струму.

Арифметичні операції над двійковими числами можуть здійснюватися за тими ж правилами, що й над десятковими, однак, з метою спрощення цифрових систем для виконання арифметичних операцій застосовують алгоритми, відмінні від алгоритмів дій десятикової арифметики.

У двійковій системі числення для подання знака числа використовується додатковий знаковий розряд (один або кілька розрядів), що розташовують перед старшим числовим розрядом. Для позитивних чисел значення знакового розряду $Z_{н.р.}=0$, для негативного числа $Z_{н.р.}=1$.

Операцію віднімання в цифрових системах реалізують за допомогою операції додавання. Від'ємник при цьому подають у додатковому коді (якщо розрахунок не вимагає високої точності - у зворотному коді).

Двійковий код зі знаком називають також прямим кодом. Як приклад розглянемо позитивне й негативне значення числа, десятиковий еквівалент яких дорівнює 46_{10} :

00101110 - код позитивного числа,

10101110 - код негативного числа.

Зворотний код виходить шляхом заміни всіх "0" на "1" і всіх "1" на "0" прямого коду (двійкового числа зі знаком). Причому, знаковий розряд при цьому залишається незмінним.

10101110 - прямий код негативного числа,

11010001 - зворотний код числа 46.

Заміну "0" на одиницю ("1") називають *інвертуванням* (аналогічно і заміна "1" на "0").

Зворотний код, доповнений одиницею в молодшому розряді, називають *додатковим кодом*. Послідовність дій при одержанні додаткового коду:

Наприклад, **1**0101110 - прямиий код негативного числа, де **1** означає “-”.

Інвертування усіх розрядів, крім знакового:

11010001 - зворотний код,

1 - доповнення одиниці до молодшого розряду,

11010010 - додатковий код.

Додавання й віднімання двійкових чисел. Правила додавання двох двійкових чисел можна показати на прикладі додавання двох однорозрядних чисел:

$$0 + 0 = 0,$$

$$0 + 1 = 1,$$

$$1 + 0 = 1,$$

$1 + 1 = 0$ та одиницю переносять до старшого розряду.

Приклад додавання багаторозрядних чисел. Потрібно скласти два числа: 18_{10} й 23_{10}

$$18_{10} = 010010_2$$

+

$$23_{10} = 010111_2$$

=

$$41_{10} = 101001_2$$

Віднімання в цифрових пристроях здійснюють так, як і додавання, тільки від'ємник подають в додатковому коді. Розглянемо два приклади: у першому потрібно з числа 23_{10} відняти число 18_{10} , а в другому - з 18_{10} відняти 23_{10} .

Спочатку від'ємник подамо в додатковому коді:

- **1**1101110 - додатковий код числа 18,

- **1**1101001 - додатковий код числа 23,

тоді

1)

$$23 = 00010111$$

+

$$(-18) = 11101110$$

=

$$5 = 00000101.$$

2)

$$18 = 00010010$$

+

$$(-23) = 11101001$$

=

-5 = 1111011 – результат – негативне число; його треба перевести в прямий код. Перенос, який виникає в знаковому розряді, відкидається.

Переведення негативного додаткового коду в негативний прямий код здійснюють також, як і переведення у додатковий код прямого коду. Тоді

- 10000100 - після інвертування результату (знак не змінюється),

- 10000101 - після додавання 1.

У результаті отримане число відповідає числу мінус п'ять (-5_{10}).

Прийнято вважати, що додатковий код позитивного числа збігається з його прямим кодом.

Операція віднімання з використанням тільки зворотного коду (без додаткових операцій по переведенню його в додатковий код) призводить до помилки, яка обумовлена одиницею в молодшому розряді, і тому при точних розрахунках не застосовують.

3.2. Аналіз та синтез функціональних пристроїв цифрової схемотехніки

Завдання з аналізу та синтезу функціональних пристроїв цифрової схемотехніки виконують, спираючись на наступне.

Синтез - це процес побудови схеми цифрового пристрою за завданням.

Аналіз - процес зворотний синтезу.

Модель дискретного пристрою, що відображає тільки його властивості з обробки сигналів, називають дискретним (цифровим) автоматом.

У загальному випадку, модель - це багатополосний чорний ящик з m входами й n виходами. Стан автомата визначають станом сигналів на його входах і виходах. Сукупність вхідних і вихідних змінних X і Z розглядають як вхідне й вихідне слово автомата, відповідно.

Різні значення вхідних змінних утворюють алфавіт (з урахуванням того, що алфавіт вхідних і вихідних змінних одиниць, надалі слід розглядати тільки один алфавіт). У цифровій техніці (при використанні двійкового коду) алфавіт вхідного (вихідного) слова містить два значення "1" й "0".

Кожне слово - набір змінних на вході або на виході автомата, відрізняється від іншого слова хоча б однією буквою. Кожну букву слова ставлять у відповідність номера входу (виходу) автомата.

Алгебра логіки (АЛ) є основним інструментом синтезу й аналізу дискретних автоматів всіх рівнів. АЛ називають також Булевою алгеброю. АЛ базується на трьох функціях, що визначають три основні логічні операції.

1. *Функція заперечення (НІ)*. $f1 = \bar{X}$ - читають, як $f1$ є (еквівалентна) НЕ X . Елемент, що реалізує функцію НІ, називають елементом НІ (інвертором).

$$f1(0) = 1,$$

$$f1(1) = 0.$$

Елемент НІ має два стани. Умовне зображення інвертора (елемента НІ) наведено на рис.1 (а – інверсія на виході, б – інверсія на вході)




Рис. 1 – Інвертор

2. Функція логічного множення (кон'юнкції). Функцію логічного множення записують у вигляді $f_2 = X_1 \cdot X_2$. Символами логічного множення є також & та \wedge . Функцію кон'юнкції читають так: f_2 є (еквівалентна) X_1 і X_2 , оскільки функція дійсна тоді, коли дійсні 1-й та 2-й аргументи (змінні). Кон'юнкцію називають функцією І, елемент, що реалізує цю функцію, елементом І.

X1	X2	F2
0	0	0
1	0	0
0	1	0
1	1	1

У загальному випадку функція логічного множення є функцією «n» змінних.

Кількість змінних (аргументів), що беруть участь в одній кон'юнкції, відповідає кількості входів елемента І.

Умовне зображення елемента І наведено на рис.2.




Рис. 2 – Елемент І

3. *Логічне додавання (диз'юнкція).* Функцію логічного додавання записують у вигляді $f_3 = X_1 + X_2$, і читають так: $f_3 \in X_1$ **або** X_2 , оскільки функція дійсна, коли дійсна одна або інша змінна (хоча б одна). Тому функцію диз'юнкції часто називають функцією АБО. Символом логічного додавання є також \vee .

X1	X2	F3
0	0	0
1	0	1
0	1	1
1	1	1

Умовне зображення елемента АБО наведено на рис.3.




Рис. 3 – Елемент АБО

Використовуючи операції (функції) І, АБО, НІ можна описати поведіння будь-якого комбінаційного пристрою, задавши Булевий вираз, будь якої складності. Довільний Булевий вираз складається з Булевих констант і змінних, які пов'язані операціями І, АБО, НІ.

Основні закони алгебри логіки. Основні закони АЛ дозволяють проводити еквівалентні перетворення функцій, записаних за допомогою операцій І, АБО, НІ, приводити їх до зручного для подальшого використання виду й спрощувати запис.

Основні тотожності й закони алгебри логіки перераховані нижче:

1. $x \vee 0 = x$

2. $x \wedge 0 = 0$

3. $x \vee 1 = 1$

4. $x \wedge 1 = x$

5. $x \wedge x = x$

6. $x \vee x = x$

7. $x \wedge \bar{x} = 0$

8. $x \vee \bar{x} = 1$

9. $\bar{\bar{x}} = x$

10. $x \vee y = y \vee x$

11. $xy = yx$

12. $(x \vee y) \vee z = x \vee (y \vee z)$

13. $(xy)z = x(yz)$

14. $x(y \vee z) = xy \vee xz$

15. $x \vee yz = (x \vee y)(x \vee z)$

16. $xy \vee x\bar{y} = x$; $(x \vee y)(x \vee \bar{y}) = x$

17. $x \vee xy = x$; $x(x \vee y) = x$

18. $\overline{x \vee y} = \bar{x} \bar{y}$

19. $\bar{x} \vee \bar{y} = \overline{xy}$

Формули 1 – 9 – це тотожності. Співвідношення 10-11 – називають переміщувальним, 12-13 – сполучним законом, 16 - правилом склеювання, 17 - правилом поглинання. Формули де Моргана (18 і 19) використовують для переходу від логічного добутку до логічної суми й навпаки.

Способи завдання функцій алгебри логіки. При співставленні функцій АЛ з дискретними автоматами аргументи функцій, співставляються із входами, а самі функції з виходами дискретного автомата.

Оскільки дискретний автомат має кінцеве число входів, то ми будемо мати справу з функцією кінцевого числа аргументів. Якщо автомат має «**m**» входів, то кількість вхідних змінних теж «**m**» і число можливих комбінацій наборів значень цих вхідних аргументів (змінних) $K=2^m$.

Оскільки автомат має кінцеве число входів, його стан описують кінцевим числом значень функцій виходів. Існує кілька способів завдання функцій АЛ і дискретного автомата.

1. *Числовий спосіб* завдання дискретного автомата. У цьому випадку функцію задають у вигляді десяткових еквівалентів номерів наборів аргументів, при яких функція приймає одиничне значення. Наприклад,

функція F1 приймає одиничні значення на наборах змінних з наступними номерами: 1, 2, 5, тоді числовий спосіб завдання буде мати вигляд

$$F(X_1, X_2, X_3) == (1, 2, 5).$$

2. *Табличний спосіб.* При цьому способі функцію задають у вигляді таблиці істинності, що представляє собою сукупність всіх наборів змінних і відповідних їм значень функції.

Таблиця істинності містить 2^m рядків, «**m**» стовпців (по кількості входів) і один стовпець для запису значення функції.

Наприклад, таблиця істинності для двох змінних має такий вигляд:

x_1	x_2	$f(x_1, x_2)$
0	0	$f(0, 0)$
0	1	$f(0, 1)$
1	0	$f(1, 0)$
1	1	$f(1, 1)$

3. *Координатний спосіб.* При цьому способі дискретний автомат задається за допомогою карти його стану, що відомий як карта Карно.

Карта Карно містить 2^m клітинок за числом наборів значень змінних. Кожну клітинку визначають координатами рядків і стовпців, що відповідають певному набору змінних. Всі входні змінні розбиваються на дві групи так, що одна група визначає координати рядків, а інша - координати стовпців. У кожній клітинці карти Карно проставляють відповідне значення функції на заданому наборі.

Структура карти Карно для трьох змінних наведено у наступній таблиці:

$x_1 \backslash x_2$	00	01	11	10
0	$f(0, 0, 0)$	$f(0, 0, 1)$	$f(0, 1, 1)$	$f(0, 1, 0)$
1	$f(1, 0, 0)$	$f(1, 0, 1)$	$f(1, 1, 1)$	$f(1, 1, 0)$

В картах Карно координати рядків і стовпців розташовані в порядку, що відповідає коду Грея, тобто 00, 01, 11, 10. Це зроблено для того, щоб сусідні набори, які відмінні один від одного лише цифрою одного розряду) були сусідніми в геометричному сенсі.

4. *Аналітичний спосіб* завдання функції алгебри логіки. За цим способом функцію задають у вигляді аналітичного виразу, отриманого шляхом застосування логічних операцій.

Наприклад, функція „логічне множення з запереченням” (логічний елемент І-НІ, він же – елемент Шеффера) описується виразом

$$y = \overline{x_1 \wedge x_2}.$$

Досконала нормальна диз'юнктивна форма (ДНДФ). За таблицею істинності можна скласти логічний вираз, що містить набори змінних, до яких входять всі змінні із запереченнями або без них. Одну з його форм називають ДНДФ і містить вона добутки всіх змінних із запереченнями або без них і відповідає тільки одному рядку набору змінних, на якому функція приймає значення логічної одиниці:

$$f(x_1, x_2, x_3) = x_1 \cdot x_2 \cdot x_3 \vee x_1 \cdot x_2 \cdot \bar{x}_3 \vee x_1 \cdot \bar{x}_2 \cdot x_3 \vee x_1 \cdot \bar{x}_2 \cdot \bar{x}_3 \vee \bar{x}_1 \cdot x_2 \cdot \bar{x}_3$$

Добутки, в яких утримують всі змінні із запереченнями або без них, називають конститuentами одиниці або мінтермами. Функція буде представляти логічну суму всіх добутків, що дорівнюють логічній одиниці. У нашому прикладі вся сума (диз'юнкція) відповідає сукупності добутків змінних для трьох рядків.

ДНДФ будь-якої функції записують за таблицею істинності відповідно до наступного правила.

Для кожного набору змінних, на яких функція приймає значення логічної 1, записують конститuentи, і всі ці конститuentи поєднують диз'юнктивно.

Змінні кожного рядка, що мають значення логічного 0, до конституенти входять із запереченням (записуються в добуток в інвертованому вигляді), а змінні, що мають значення логічної 1 - без заперечення.

Будь-яку логічну (Булеву) функцію можна представити диз'юнкцією конституент. Якщо один з добутків не містить хоча б однієї змінної, то таку форму називають нормальною диз'юнктивною формою (НДФ).

Досконала нормальна кон'юнктивна форма (ДНКФ). ДНКФ можна побудувати за таблицею істинності також як ДНДФ. Для цього всі значення функції представляють в інверсному вигляді й записують ДНДФ для інверсної функції. Далі, використовуючи закон де Моргана, одержують кон'юнкцію всіх диз'юнкцій. У кожну диз'юнкцію входять всі змінні рядки таблиці, для якої функція до інвертування приймала значення логічної 1:

$$f(x_1, x_2, x_3) = (x_1 \vee x_2 \vee x_3) \cdot (x_1 \vee x_2 \vee \bar{x}_3) \cdot (\bar{x}_1 \vee x_2 \vee x_3) \cdot (\bar{x}_1 \vee \bar{x}_2 \vee x_3)$$

Якщо диз'юнкції (хоча б одна), які називаються також макстермами (конституентами нуля), не містять окремі змінні, то таку форму запису функції називають нормальною кон'юнктивною формою (НКФ).

Елементарні функції алгебри логіки. Серед всіх функцій алгебри логіки особливе місце займають функції однієї та двох змінних, які називають елементарними. Як логічні операції над змінними, ці функції дозволяють реалізувати різні функції від будь-якого числа змінних.

Загальна кількість функцій АЛ від «**m**» змінних $R=2^k$, де $k=2^m$.

Повна система логічних функцій. Поняття про базис

Функціонально повна система логічних функцій являє собою набір логічних функцій, за допомогою яких можна записати кожну, яку завгодно складну функцію. У цьому випадку говорять, що цей набір утворює базис. Функціонально повними є 3 базиси:

- 1) "І-АБО-НІ" (базис кон'юнкції, диз'юнкції, інверсії);
- 2) "І-НІ" (базис Шеффера);
- 3) "АБО-НІ" (базис Пірса або функція Вебба).

Основні етапи синтезу комбінаційних пристроїв

До задачі синтезу комбінаційних пристроїв входить побудова схеми пристрою за заданими умовами його роботи й при заданому базисі елементів. Завдання комбінаційного пристрою зводять до завдання тих функцій, які воно повинне реалізувати. Число функцій визначають числом виходів комбінаційного пристрою.

Процес синтезу комбінаційних пристроїв складається з 2-х етапів.

1. Абстрактний синтез:

- формування завдання, словесний опис функцій пристрою, визначення типу пристрою;

- опис пристрою на формалізованих мовах: таблиця істинності, карта Карно, аналітичний вираз і т.д.;

- мінімізація Булевих функцій;

- побудова логічної схеми пристрою.

2. Схемний синтез

- перехід до необхідного базису;

- побудова принципової схеми;

- розробка монтажною схеми;

- виготовлення пристрою і його випробування.

У результаті випробувань здійснюють коректування схеми й підготовку технічної документації.

Основні комбінаційні пристрої:

Дешифратор – призначений для перетворення двійкового коду в унітарний, тобто позиційний код. Сигнал з'явиться на тому виході, номер котрого відповідає десятковому еквіваленту вхідного двійкового коду.

На рисунку 1 наведено узагальнену схему дешифратора (рис.4а), а також приклади реалізації одно- (рис.4б) та двохранрядного дешифратора на елементах І-ІІІ.




Рис. 4 - Дешифратори

Шифратор - це логічний пристрій, що виконує перетворення позиційного коду в « n » розрядний двійковий код. Таким чином, шифратор - це комбінаційний пристрій, що реалізує зворотню дешифратору функцію.

В таблиці наведено співвідношення вхідного 4-розрядного унітарного коду та вихідного 4-розрядного коду шифратора 4x2.

X1	X2	X3	X4	Y1	Y2
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	1	1	0
1	0	0	0	1	1

Мультиплексор - комутатор цифрових сигналів. Мультиплексор являє собою комбінаційний пристрій з « m » інформаційними, « n » керуючими входами й одним виходом. Функціонально мультиплексор складається з « m »

елементів кон'юнкції, виходи яких об'єднані диз'юнктивно за допомогою елемента АБО з « m » входами. На одні входи всіх елементів кон'юнкції подають інформаційні сигнали, а інші входи цих елементів з'єднані з відповідними виходами дешифратора з « n » входами (рис.5).




Рис. 5 – Мультиплексори:

а) узагальнена схема; б) однорозрядний мультиплексор; в) двохрозрядний мультиплексор; x_i – інформаційні входи, DI_i – входи керування, DO – вихід

Мультиплексори знайшли широке застосування в обчислювальній техніці як комутатори цифрових сигналів. Їх використовують в комп'ютерах і мікропроцесорних контролерах для комутації адресних входів динамічних оперативних запам'ятовувальних пристроїв, у вузлах об'єднання або розгалуження шин і т.д. На базі мультиплексорів можна побудувати різні комбінаційні пристрої з мінімальним числом додаткових елементів логіки. Слід зазначити, що мультиплексори хоча і призначені для комутації цифрових сигналів, але за допомогою мультиплексорів, виготовлених за КМОП-технологією, можна здійснювати комутацію й аналогових сигналів.

Універсальні логічні модулі (УЛМ) на мультиплексах. Крім комутаційних функцій, мультиплекси дозволяють реалізувати комбінаційні пристрої на «**m**» (**m**-кількість керуючих входів) входів і на один вихід. Якщо комбінаційний пристрій, побудований на базі мультиплекса, не вимагає підключення додаткових елементів логіки, його називають універсальним логічним модулем. Відзначимо, що мультиплексор 8-1 (3 керуючих, 8 інформаційних входів й один вихід) дозволяє реалізувати будь-яку функцію трьох змінних.

Для отримання УЛМ керуючі входи мультиплекса представляють як інформаційні, а інформаційні входи - як налагоджувальні (отже, у мультиплекса 8-1 будуть три інформаційних і 8 - налагоджувальних входи).

Нарівсуматор - це логічний ланцюг, що виробляє сигнали суми (**S**) і переносу (**C**) при додаванні двох двійкових чисел «**a**» та «**b**».

Таблиця істинності при додаванні має вигляд

a	b	S	C
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

З таблиці отримуємо:

$S = a\bar{b} + \bar{a}b = a \oplus b$ - сигнал суми (елемент „ВИКЛЮЧНЕ АБО”);

$C = ab$ - сигнал переносу.

Схему нарівсуматора наведено на рис.б.




Рис. 6 - Напівсуматор

Суматор. На відміну від напівсуматора повинен сприймати 3 вхідних сигнали: 2 доданка (a_i та b_i) і сигнал переносу (C_i) з попереднього розряду (рис.7).




Рис. 7 - Суматор

Суматором також називають операційний вузол ЕОМ, що виконує операцію арифметичного додавання двох чисел.

Основні послідовнісні схеми

На відміну від комбінаційних пристроїв стан виходу послідовнісного пристрою залежить не тільки від того, які сигнали присутні на його входах у цей момент часу, але й від того, в якій послідовності сигнали надходили на

входи пристрою в попередні моменти часу, тобто як говорять, автомат „пам'ятає” свою передісторію й зберігає її в пам'яті.

Послідовнісні цифрові пристрої часто називають послідовнісними схемами, послідовнісними автоматами, дискретними автоматами з пам'яттю, багатотактними автоматами.

Для опису послідовнісного автомата з пам'яттю, крім стану входів $X(t)$ і виходів $Y(t)$, необхідно також знати стан пам'яті автомата, його внутрішній стан $S(t)$.

У загальному вигляді, послідовнісний автомат розглядають таким, що складається із двох частин: комбінаційного пристрою (КП) і пам'яті, що складає з елементів пам'яті (ЕП) (рис.8).



Рис. 8 – Послідовнісний автомат

Як елементи пам'яті можуть бути застосовані як однобітові елементи пам'яті (різні типи тригерів), так і багатобітові (багаторозрядні) ланцюжки тригерів.

Функціонування (тобто зміна стану пристрою) багатотактного автомата відбувається в дискретні моменти часу, хід якого позначають натуральними числами $t = 1, 2, 3$ і т.д. У кожен момент дискретного часу « t » автомат перебуває в певному стані $S(t)$, сприймає через входи відповідну даному моменту комбінацію вхідних змінних $X(t)$, видає на виходах деяку функцію

виходу $Y(t)$, обумовлену як $Y(t) = f(S(t), X(t))$, і перемикається в новий стан $S(t+1)$, що визначається функцією переходів як $S(t+1) = f(S(t), X(t))$.

Закон функціонування послідовнісних автоматів може задаватися у вигляді рівнянь, таблиць і графів. Під законом функціонування розуміють сукупність правил, що описують послідовність перемикавання стана автомата й послідовність вихідних сигналів залежно від послідовності надходження вхідних сигналів.

ЕП часто реалізують на основі бістабільних чарунок (БЧ). ЕП бувають: динамічні, статичні й квазідинамічні. Найбільше поширення одержали перших два види: статичні й динамічні. Статичні ЕП реалізуються на БЧ. Динамічні ЕП будують, використовуючи властивість зберігання заряду між затвором і джерелом польових транзисторів МДП структури.

БЧ - є найпростішим типом тригера, реалізованого за допомогою елементів базису І - НІ або АБО - НІ з відповідними зворотними зв'язками й дозволяє зберігати один біт цифрової інформації (біт - одиниця цифрової інформації, що відповідає одній логічній "1" або логічному "0").

Тригер - це послідовнісна схема із двома станами, кожний з яких при визначених умовах на входах підтримується постійним (тобто стабільним). Кожному із цих станів ставиться у відповідність логічне значення, що "зберігає" тригер (якщо на виході тригера високий рівень напруги - "1" й "0" - у протилежному випадку). Таким чином, у послідовнісній схемі для подання значень кожної змінної, котру потрібно зберігати для використання в сьогоденні або в майбутньому, варто використати окремий тригер. Сукупний стан послідовнісної схеми, запам'ятовувальний пристрій якої реалізовано на тригерах, являє собою просто комбінацію стану цих тригерів.

Взагалі, у тригера повинна бути принаймні одна вихідна лінія, яка представляє логічне значення, що відповідає стану тригера. Коли на вихідній лінії логічна одиниця, говорять, що тригер встановлений, у протилежному випадку - тригер скинутий. Тригер має кілька вхідних ліній, сигнали на які

(разом з поточним станом тригера) визначають наступний стан тригера. Від функцій вхідних ліній залежить тип тригера.

Найпростішим тригером є RS - тригер. У нього два входи й два виходи, які мають свої позначення. Одного із входів тригера називають настановним і позначають буквою S (від англійського set - установити), а іншого - входом скидання й позначають буквою R (від reset - скинути). Тригер має два симетричних виходи. На одному виході (умовно називаним прямим виходом) сигнал подають без заперечення (вихід Q), а на іншому - із запереченням (\bar{Q} - інверсний вихід). На рис.9 наведено реалізацію RS-тригера на елементах АБО-НІ, на рис.10 – схему двоступеневого RS-тригера.




Рис. 9 - RS-тригер на елементах АБО-НІ.

За способом подачі перемикаючих сигналів (залежно від комбінації вхідних сигналів) тригери поділяють на RS, MS, D, JK, T - тригери.

Тригери бувають такими, що перемикаються рівнем і фронтом тактуючого сигналу (імпульсу). Незважаючи на велику розмаїтість тригерів, практично всі тригери будують на базі RS-тригерів.




Рис. 10 – а) двоступеневий RS-тригер, б) його часові діаграми, в) його позначення

Найпоширенішим вузлом цифрової техніки й пристроїв автоматики є *реєстри*. Реєстри будуються на базі синхронних одно- і двоступінчастих RS й D-тригерів. Реєстри можуть бути реалізовані також на базі JK -тригерів. Реєстри поділяються на дві категорії: накопичувальні (реєстри пам'яті) та реєстри зсуву. За способом прийому й видачі інформації реєстри зсуву ділять на такі групи: з паралельним прийомом і видачею; з послідовним прийомом і видачею; з послідовним прийомом і паралельною видачею; з паралельним прийомом і послідовною видачею; комбіновані, з різними способами прийому і видачі, а також однонаправлені та реверсивні.

На рисунку 11 наведено приклади паралельного реєстру (а) та реєстру зсуву (б).

Електронні лічильники й подільники частоти

На базі рахункових тригерів можна побудувати цифровий пристрій, що одержав назву електронного лічильника. Такі лічильники (далі, просто

лічильники) дозволяють вести підрахунок кількості електричних імпульсів, що надійшли на вхід лічильника. Лічильники можуть відрізнятися модулем рахунку й типом рахункової послідовності, що, зокрема, може бути двійковою, двійково-десятьковою, у кодї Грея і т.п.




Рис. 11 - Регістри

Цифрові послідовнісні пристрої, виконані за схемою лічильника, але такі, що мають один рахунковий вхід й один вихід називають *подільниками частоти*. Таким чином, будь-який лічильник може служити як подільник частоти, якщо використовує інформацію тільки одного з його виходів. В звязку з тим, що лічильники й подільники мають єдину структуру, основну увагу буде приділено аналізу і синтезу лічильників.

Лічильники й подільники підрозділяються на *асинхронні* й *синхронні*. У синхронних лічильників всі розрядні тригери синхронізуються паралельно тими самими синхроімпульсами, що надходять із джерела цих імпульсів. Асинхронні лічильники мають послідовну синхронізацію, тобто кожен наступний розрядний тригер синхронізується вихідними імпульсами тригера

попереднього розряду. Асинхронні лічильники іноді називають послідовними, а синхронні лічильники - паралельними.

Синхронні лічильники, в свою чергу, підрозділяють: на паралельно-синхронні й послідовно-синхронні. Паралельні лічильники мають більш високу швидкість рахування, ніж асинхронні.

Лічильники, незалежно від способу синхронізації, підрозділяють: на лічильники прямого рахування (підсумовуючі) і на лічильники зворотного рахування (віднімаючі). В інтегральному виконанні випускають також реверсивні лічильники, в яких є спеціальний вхід для перемикання режиму роботи, тобто напрямку рахування. Багато типів лічильників, що випускає промисловість в інтегральному виконанні, мають додаткові входи передумовки, що дозволяють використовувати ці лічильники в режимі регістра пам'яті.

Як розрядні тригери лічильників і подільників можуть бути використані двоступеневі D-тригери, T- і JK-тригери.

Лічильники відносять до послідовнісних пристроїв із циклічно повторюваною послідовністю стану. Число, що відповідає кількості імпульсів (що надійшли на вхід лічильника), при якому лічильник "повертається" у початковий стан, називають модулем лічби або коефіцієнтом перерахунку. Модуль лічби, звичайно, позначають буквою М (або Кп). Наприклад, максимальний модуль лічби лічильника із двох тригерів дорівнює $M = 2^2 = 4$, трьох тригерів - $M = 2^3 = 8$ і т.д. У загальному випадку для «n» - розрядного лічильника - $M = 2^n$. Модуль лічби лічильника чисельно збігається з коефіцієнтом ділення подільника частоти. Так, лічильник за модулем 8 дозволяє реалізувати (без додаткових схемних витрат) подільник частоти на 8. Це значить, що даний подільник ділить частоту вхідної імпульсної послідовності на 8.

Асинхронний двійковий лічильник. Асинхронний двійковий лічильник являє собою сукупність послідовно з'єднаних тригерів (D або JK), кожний з яких асоціюється з бітом у двійковому поданні числа. Якщо в лічильнику

« m » тригерів, то число можливих станів лічильника дорівнює 2^m , і, отже, модуль лічби M також дорівнює 2^m . Рахункова послідовність у двійковому підсумовуючому лічильнику починається з нуля й доходить до максимального числа $2m - 1$, після чого знову проходить через нуль і повторюється. У двійковому лічильнику, що віднімає, послідовні двійкові числа перебираються у зворотному порядку, і при повторенні послідовності максимальне число проходить за нулем.

Лічильники зворотного рахунку (віднімаючі лічильники). Відзначимо, що умови для зміни стану тригерів лічильників, що віднімають, аналогічні умовам для підсумовуючих лічильників з тією лише різницею, що вони повинні "опиратися" на значення інверсних, а не прямих виходів тригерів. Отже, лічильник можна перетворити в той, що віднімає, просто перемкнувши входи "С" тригерів з виходів Q на виходи. Коли розрядні тригери використовують як D-тригери, що синхронізуються переднім фронтом синхроімпульсів, для одержання лічильника, що віднімає (асинхронного) входи "С" наступних тригерів з'єднуються із прямими виходами попередніх, також як у лічильнику прямого рахунку, побудованого на JK-тригерах.

У деяких випадках необхідно, щоб лічильник міг працювати як у прямому, так і в зворотному напрямку рахування. Такі лічильники називають реверсивними, і вони можуть бути як асинхронного, так і синхронного типу. Їх виготовляють шляхом застосування логічних комутаторів (мультиплексорів) у ланцюгах зв'язку між тригерами. Так, наприклад, асинхронний реверсивний двійковий лічильник можна побудувати, якщо забезпечити подачу сигналів із прямого (при підсумовуванні) або з інверсного (при вирахуванні) виходу попереднього JK- або T-тригера на рахунковий вхід наступного. У випадку, коли реверсивний лічильник виготовляють на базі D-тригерів, керованих переднім фронтом, для одержання режиму прямого рахування варто з'єднати інверсний вихід попереднього з рахунковим входом наступного тригера.

Всі розглянуті типи лічильників можуть бути використані в цифрових пристроях "помірної" швидкодії, коли частота проходження синхроімпульсів не перевищує критичного значення, при якому час затримки установки тригерів останніх (старших) розрядів лічильника стає порівняним із тривалістю періоду вхідних тактових імпульсів. У зв'язку із цим, асинхронні лічильники виготовляють на відносно невелику кількість розрядів, тому що при більшій кількості розрядів вихідні сигнали тригерів старших розрядів з'являються пізніше, ніж керуючі фронти синхроімпульсів, що надходять на вхід першого тригера.

Паралельні лічильники (синхронні лічильники). Як було вже сказане вище, паралельні лічильники бувають двох типів: синхронні паралельні й синхронні послідовні.

Синхронний послідовний лічильник. За способом подачі синхроімпульсів такі лічильники паралельні, тобто синхроімпульси надходять на всі тригери лічильника паралельно, а за способом керування (подачі керуючих імпульсів) - послідовні.

Синхронний послідовний лічильник має підвищену швидкодію, однак, за рахунок послідовного формування керуючих рівнів, на входи "J" й "K" рахункових тригерів, швидкодія трохи зменшується. Від цього недоліку позбавлені паралельні синхронні лічильники, в яких формування керуючих рівнів й їхня подача на відповідні входи тригерів лічильника здійснюється одночасно, тобто паралельно.

Оскільки лічильник має одну загальну лінію синхронізації, стан тригерів змінюється синхронно, тобто ті тригери, які за синхроімпульсом повинні змінити свій стан, роблять це одночасно, що істотно підвищує швидкодію синхронних лічильників.

Лічильники з довільним коефіцієнтом перерахунку. Принцип виготовлення подібного класу рахункових пристроїв полягає у виключенні декількох станів звичайного двійкового лічильника, що є надлишковими для лічильників з коефіцієнтом перерахунку, що відрізняються від двійкових.

При цьому надлишковий стан виключається за допомогою зворотних зв'язків усередині лічильника.

Число надлишкових станів для будь-якого лічильника визначають за наступним виразом:

$$M_z = 2^m - K_p,$$

де M_z - число заборонених станів, K_p - необхідний коефіцієнт перерахунку;
 2^m - число сталих станів двійкового лічильника.

Задача синтезу лічильника з довільним коефіцієнтом перерахунку полягає у визначенні необхідних зворотних зв'язків і мінімізації їхнього числа. Необхідну кількість тригерів визначають з виразу

$$n = \lceil \log_2 K_p \rceil,$$

де $\lceil \log_2 K_p \rceil$ - двійковий логарифм заданого коефіцієнта перерахунку K_p , округлений до найближчого цілого числа.

У кожному окремому випадку доводиться застосовувати якісь конкретні методи одержання необхідного коефіцієнта перерахунку. Існує кілька методів одержання лічильників із заданим коефіцієнтом перерахунку K_p . Один із цих методів полягає в негайному скиданні в "0" лічильника, що встановився в стан, який відповідає числу K_p . Його називають також методом автоскидання. Розглянемо приклад реалізації лічильника із $K_p=10$ методом автоскидання. Очевидно, що "скидаючи" двійковий чотирьохрозрядний лічильник на нуль щоразу, коли він буде приймати стан 1010, можна забезпечити "повернення" лічильника у вихідний стан після кожних десяти імпульсів. Подібний прийом зручно застосовувати при використанні лічильників в інтегральному виконанні, що має комірочки кон'юнкції (I) на входах установки в нуль, як це зроблено в мікросхемі К1533ИЕ5.

Синтез лічильника з довільним коефіцієнтом перерахунку. Один з методів проектування лічильників із заданим коефіцієнтом перерахунку полягає в побудові таблиці переходів, у перших стовпцях яких буде відбитий поточний стан тригерів лічильника, а в наступних - наступні за ними стани.

Аналіз таблиці дозволяє встановити ті переходи, які повинні бути "зроблені" тригерами, що входять до складу лічильника. Потім за допомогою таблиці керування, відповідного тригера знаходять значення логічних функцій на керуючих входах тригерів, які дозволяють здійснити ці переходи.

На рисунках 12 – 14 наведено деякі приклади побудови лічильників.




Рис. 12 - а) схема послідовного чотирьохрозрядного лічильника на JK – тригерах, б) таблиця станів тригерів, в) часові діаграми, що пояснюють роботу лічильника




Рис. 13 - а) схема віднімального трьохрозрядного лічильника на D-тригерах, б) часові діаграми, що пояснюють роботу лічильника




Рис. 14 – Паралельний синхронний лічильник на JK-тригерах

Синтез лічильника з довільним коефіцієнтом рахунку. Один з методів проектування лічильників із заданим коефіцієнтом перерахунку полягає в побудові таблиці переходів, у перших стовпцях яких будуть відображені поточні стани тригерів лічильника, а в наступних - наступні за ними стани. Аналіз таблиці дозволяє встановити ті переходи, які повинні бути "зроблені" тригерами, що входять до складу лічильника. Потім за допомогою таблиці відповідного тригера знаходять значення логічних функцій на керуючих входах тригерів, що дозволяють здійснити ці переходи.

Розглянемо приклад синтезу синхронного двійково-десятькового лічильника на базі JK-тригерів. На рис.15 показаний граф, що пояснює послідовність переходів десятикового лічильника. У таблиці 3.4 наведено таблицю переходів.




Рис. 15 – Граф переходів десятикового лічильника

Таблиця 3.4 – Стани сигналів тригерів лічильника

Состоя- яния	Q_4^0 Q_3^0 Q_2^0 Q_1^0				Q_4 Q_3 Q_2 Q_1				J_4 K_4		J_3 K_3		J_2 K_2		J_1 K_1		
0	0	0	0	0	0	0	0	0	0	~	0	~	0	~	1	~	
1	0	0	0	1	0	0	1	0	0	~	0	~	1	~	~	1	
2	0	0	1	0	0	0	1	1	0	~	0	~	~	0	1	~	
3	0	0	1	1	0	1	0	0	0	~	1	~	~	1	~	1	
4	0	1	0	0	0	1	0	1	0	~	~	0	0	~	1	~	
5	0	1	0	1	0	1	1	0	0	~	~	0	1	~	~	1	
6	0	1	1	0	0	1	1	1	0	~	~	0	~	0	1	~	
7	0	1	1	1	1	0	0	0	1	~	~	1	~	1	~	1	
8	1	0	0	0	1	0	0	1	~	0	0	~	0	~	1	~	
9	1	0	0	0	0	0	0	0	~	1	0	~	0	~	~	1	

У правій частині таблиці 3.4 наведені значення вхідних сигналів чотирьох тригерів. Для пошуку цих значень повинні бути проаналізовані реалізовані переходи, а потім за допомогою керуючої таблиці (рис. 15) визначені відповідні значення сигналів на "J" і "K" входах тригерів.

На рис.16 наведені карти Карно для логічних функцій, яким повинні відповідати сигнали, які присутні на керуючих входах тригерів (нульові значення функцій у чарунки карти Карно не записані).




Рис. 16 – Карта Карно двійково-десятькового лічильника

Після спрощення за допомогою карт Карно отримані логічні вирази, що використовуються для керування входами "J" і "K", виглядають як

$$\begin{aligned}
 J_4 &= Q_1 Q_2 Q_3; & K_4 &= Q_1 \\
 J_3 &= Q_1 Q_2; & K_3 &= Q_1 Q_2; \\
 J_2 &= \bar{Q}_4 Q_1; & K_2 &= Q_1
 \end{aligned}$$

Перегляд стовпців J1 і K1 у табл. 1 показує, що всі значення становлять або "~", або "1". Байдужі стани можуть також брати участь у процесі спрощення, тому всі чарунки карти Карно для J1 і K1 заповнені символами "~", "1" і "a". Отже, J1 = K1 = 1.

На рис. 17 показана схема двійково-десятькового синхронного лічильника.

Часові діаграми лічильника, заданого розглянутим графом переходів і таблицею переходів, наведені на рис. 18.




Рис. 17 – Двійково-десятьковий синхронний лічильник

З рис. 18 випливає, що всі зміни станів тригерів відбуваються під час формування заднього фронту позитивного імпульсу синхронізації. На часових діаграмах виходів Q1, . . . , Q4 присутні двійкові цифри, що характеризують поточний стан лічильника.




Рис. 18 – Часові діаграми двійково-десятькового синхронного лічильник на JK-тригерах

Формувачі імпульсів

Формувач коротких імпульсів із застосуванням ліній затримки.

Формувач коротких імпульсів формує імпульси, тривалість яких істотно менше тривалості вхідних імпульсів. Для побудови схеми формувача потрібні: один елемент кон'юнкції, один інвертор і лінія затримки (рис.19). Тривалість вихідного імпульсу формувача визначається тривалістю часу затримки лінії затримки t_z і середнім часом поширення сигналу через інвертор $t_{з,ср}$.




Рис. 19 - Формувач коротких імпульсів із застосуванням ліній затримки

Використання у формувачах ліній затримки не завжди виправдане економічно й з конструктивних міркувань. Якщо не потрібне формування суворо визначеної тривалості коротких імпульсів, у формувачах як лінію затримки застосовують логічні елементи. Оскільки кожен логічний елемент має властивість затримувати поширення сигналу, то час затримки в такій схемі буде визначатися числом елементів логіки n , що використовують:

$$t_z = t_{z\text{cp}_1} + t_{z\text{cp}_2} + \dots + t_{z\text{cp}_n} = n t_{z\text{cp}}$$

де $t_{z\text{cp}_1}$ - середній час затримки одного логічного елемента. Вважається, що інвертор має значно менший час затримки сигналу, і тому як елементи затримки використовують логічні елементи з малою швидкодією.

Формувач імпульсів на елементах логіки з використанням RC ланцюга.
 RC ланцюги широко застосовують в імпульсній техніці для формування сигналів різної форми. RC -ланцюг - це коло, що складається з резистору R і конденсатора C . Постійну часу цього ланцюга визначають як $\tau = RC$. Залежно від характеру з'єднань R та C ланцюг може виконувати функцію як скорочуючого так й подовжуючого ланцюгів (рис.20).




Рис. 20 – Схема формувача імпульсів з подовжуючим RC-колом та його часові діаграми

Тривалість виробленого формувачем імпульсу можна обчислити, виходячи з умови розряду конденсатора C . Дійсно, доки конденсатор C розряджається до рівня граничної напруги $U_{\text{гр}}$, напруга U_2 сприймається

елементом E2 як рівень логічної "1" і на його виході підтримується "0". За час $t_{имп}$ напруга на конденсаторі С стає рівною $U_{гр}$ і на виході елемента E2 з'явиться "1".

Тривалість імпульсу дорівнює часу розряду конденсатора до граничного значення $U_{гр}$:

$$t_{имп} = RC \ln \frac{U^1}{U_{сп}}$$

У тих випадках, коли потрібно одержати імпульси великої тривалості і в схемі використовують конденсатор великої ємності, послідовно з діодом включають додатковий опір $R_{доб}$, що обмежує струм заряду конденсатора. Величину опору R вибирають, виходячи з наступних умов:

- по-перше, величина опору R не повинна перевищувати максимально припустимого значення, коли на цьому опорі за рахунок зворотного вхідного струму елемента логіки може створитися напруга порівнянна з напругою $U_{гр}$ (для елементів ТТЛ структури максимальне значення $R = 2,2$ кОм);
- по-друге, мінімальне значення опору обмежене припустимою навантажувальною здатністю логічного елемента E1.

Номінал додаткового опору має обмеження "знизу".

Тригер Шміта. Тригер Шміта застосовують для формування вхідного сигналу довільної форми в сигнали, що приймають два стандартних рівні "0" й "1". Варіанти тригерів Шміта наведено на рис.21.




Рис. 21 – Тригери Шміта

Формувач імпульсів від механічних контактів. При проектуванні цифрових пристроїв часто виникає завдання чіткого формування імпульсів від механічних контактів (при спрацьовуванні реле, кнопок, перемикачів і т.д.), тому що безпосередня подача цих сигналів на входи цифрових пристроїв неприпустима через "деренчання" контактів. Деренчання контактів - це явище багаторазового неконтрольованого замикання й розмикання контактів у моменти їхнього зіткнення й розбіжності. Це явище приводить до формування пачки імпульсів (замість необхідного одиночного імпульсу або перепаду напруги), що можуть викликати багаторазове непередбачене спрацьовування тригерів і лічильників схеми цифрового пристрою.

Існує безліч варіантів побудови ланцюгів гасіння імпульсів деренчання контактів за допомогою статичного тригера, ланцюгів, що диференціюють й інтегрують, а також вузла, що володіє властивостями інтегруючого ланцюга й тригера Шмітта.

Недоліком такої схеми гасіння деренчання є необхідність використання контактів на перемикання, що не завжди прийнятно. У тих випадках, коли кнопка (перемикач) має всього одну пару контактів тільки на замикання, застосовують схеми, що використовують постійну часу перезаряду конденсатора (рис.22).




Рис. 22 - Формувач імпульсів від механічних контактів

Для формування імпульсів від механічних контактів можна використати також одновібратор.

Генератори імпульсів

Генератор одиночних імпульсів (чекаючий мультівібратор).

Чекаючий мультівібратор називають також одновібратором. Одновібратори призначені для вироблення одиночних імпульсів із заданою тривалістю. При цьому тривалість імпульсу, що запускає, особливої ролі не грає, аби тільки вона була не більше тривалості вироблюваного одновібратором імпульсу, тобто $t_{\text{імп зап}} < t_{\text{імп}}$, де $t_{\text{імп зап}}$ - тривалість імпульсу, що запускає; $t_{\text{імп}}$ - тривалість вихідного імпульсу одновібратора.

Одновібратор виготовляють на двох елементах логіки типу 2І-НІ шляхом введення позитивного зворотного зв'язку (вихід другого елемента з'єднаний із входом першого) (рис.23).




Рис. 23 – Схема одновібратора

Тривалість вихідного імпульсу одновібратора може бути визначена за виразом

$$t_{\text{н}} = C(R + R_{\text{вх}}) \ln \frac{U^1}{U_{\text{пор}}}$$

де $R_{\text{вх}}$ - вихідний опір першого елемента; $U_{\text{пор}}$ - гранична напруга логічного елемента.

Несиметричний мультівібратор. На базі логічних елементів можна побудувати різні генератори імпульсів. Найбільш широке застосування в цифрових пристроях знайшли два типи - несиметричний і симетричний мультівібратори. У несиметричному - резистор R виводить у

підсилювальний режим перший інвертор, а вихідна напруга цього інвертора повинна втримувати в режимі посилення другий інвертор. Позитивний зворотний зв'язок через конденсатор С викличе м'яке самозбудження (не потребує первинного поштовху) автоколивального релаксаційного процесу. Період T імпульсів, які виробляє мультивібратор, визначається в першому наближенні постійною часу $\tau = RC$ ($T = a\tau$, де a звичайно має значення 1 ... 2). Частоту проходження імпульсів можна оцінити (з точністю до 10 %) з виразу $f = 1/2RC$.

Симетричний мультивібратор. Симетричність вихідних імпульсів може бути досягнута за виконання умов: $R_1 = R_2$; $C_1 = C_2$. Період проходження імпульсів T визначають як суму двох часів заряду конденсаторів, тобто

$$T = \tau_{зар1} + \tau_{зар2},$$

де $\tau_{зар1} = \tau_1 \ln(U_1/U_{пор})$; $\tau_{зар2} = \tau_2 \ln(U_1/U_{пор})$.

Значення τ_1 і τ_2 визначають з урахуванням вихідних опорів інверторів: $R_{вих}$ елемента Е1 та $R_{вих}$ елемента Е2.

Частота вихідних імпульсів симетричного мультивібратора визначається за співвідношенням:

$$f_{\text{н}} = \frac{1}{T} \approx \frac{1}{\tau_1 + \tau_2} = \frac{1}{2RC}.$$

3.3. Розрахункове завдання

Розрахунки компенсаційних пристроїв з застосуванням табличного процесора Microsoft Excel проводять за Методичними вказівками до виконання лабораторних робіт з дисципліни “Застосування обчислювальної техніки в електроенергетиці” (для студентів 3 курсу денної та 4 курсу заочної форм навчання із спец. 6.090603 - “Електротехнічні системи електроспоживання”) / Укл.: Колбасін О.І., Абраменко І.Г., Рожков П.П., Натарова І.Г., Михайлов В.П. – Харків: ХНАМГ, 2007. – 36 с.

Список літератури

1. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для втузов. – СПб.: Политехника, 1996. – 885 с.
2. Угрюмов Е. Цифровая схемотехника. – СПб.: БХВ-Петербург, 2004. – 528 с.
3. Карцев М.А. Арифметика цифровых машин. – М.: Наука, 1969. – 575 с.
4. Токхейм Р. Основы цифровой электроники. – М.: Мир, 1988. – 392 с.
5. Хоровиц П., Хилл У. Искусство схемотехники: в 2-х т. Пер.с англ. – М.: Мир, 1993.
6. Шило В.Л. Популярныe цифровые микросхемы. – М.: Радио и связь, 1987. – 352 с.
7. Стогний Б.С. и др. Теоретические основы построения микропроцессорных систем в электроэнергетике. - Киев: Наукова думка, 1992. - 320 с.
8. Коган Б.М. Электронные вычислительные системы и машины. Уч.пособие для ВУЗов.- М.: Энергоатомиздат, 1985. - 552 с.
9. Брюс Холберг и др. Использование Microsoft Excel97. - К.: М.: СПб.: Ид "Вильямс", 1998. - 736 с.
10. Бондаренко С., Бондаренко М. Excel 2003. Популярный самоучитель. – СПб.: Питер, 2005. – 320 с.
11. Методичні вказівки до виконання лабораторних робіт з дисципліни “Застосування обчислювальної техніки в електроенергетиці” (для студентів 3 курсу денної та 4 курсу заочної форм навчання із спец. 6.090603 - “Електротехнічні системи електроспоживання”) / Укл.: Колбасін О.І., Абраменко І.Г., Рожков П.П., Натарова І.Г., Михайлов В.П. – Харків: ХНАМГ, 2007. – 36 с.

ЗМІСТ

1. Загальні вказівки	3
2. Завдання для виконання контрольної роботи	3
3. Методичні вказівки.....	9
3.1. Обробка інформації в цифрових пристроях.....	9
3.2. Аналіз та синтез функціональних пристроїв цифрової схемотехніки.....	18
3.3. Розрахункове завдання.....	48
Список літератури	49

Навчальне видання

Методичні вказівки до виконання контрольної роботи з курсу “Застосування обчислювальної техніки в електроенергетиці” (для студентів 4 курсу заочної форми навчання спеціальності 6.090600 - “Електротехнічні системи електроспоживання”)

Укладачі: *Олександр Іванович Колбасін,
Ірина Григорівна Натарова,
Валентин Петрович Михайлов
Анатолій Васильович Хитров*

Відповідальний за випуск О.Г. Гриб

Редактор Д.Ф. Курильченко

План 2008, поз. 8М

Підп. до друку 30.10.2008р.	Формат 60x84 1\16	Папір офісний.
Друк на ризографі.	Умовн.-друк.арк. 2,2	Обл.-вид. арк. 2,7
Замовл.№	Тираж 50 прим.	

61002, Харків, ХНАМГ, вул. Революції 12

Сектор оперативної поліграфії при ЦНІТ ХНАМГ

61002, Харків, вул. Революції 12